740280

Introduction Versal AI Core Series VCK190 Evaluation Kit의 경우 2가지 방법의 JTAG programming을 제공하고 있습니다. 첫번째는 "TDI FT4232" chip을 사용한 USB-to-JTAG (USB C-Type)으로 JTAG programming을 하는 방법과 두번째는 JTAG Dwonload Cable (2 mm 2X7 Header)을 이용하여 JTAG programming을 하는 방법이 있습니다. Test를 위한 PC 사용환경은 다음과 같습니다. OS : Windows 10 pro ( version : 22H2 ) Vivado version : 2021.2.1 USB to JTAG programming 방법 1. Mode Switch SW1을 ..

Introduction Zynq UltraScale+ MPSoC의 경우, PS (ARM processor)에서 사용할 수 있는 GTR Transceivers가 있습니다. 그리고, PS에 있는 PCIe, SATA, USB 3.0, DisplayPort, Ethernet Controller는 GTR Transceivers를 사용합니다. 하지만, PCIe, SATA, USB 3.0, DisplayPort, Ethernet Controller를 모두 사용하기에는 GTR Transceivers의 lane은 4개만 존재합니다. 따라서 각 Interface에 대하여 선택적인 설정을 한후에 사용하여야 하며 이를 위하여 interconnect matrix (ICM)를 알아야 합니다. Test를 위한 PC 사용환경은 다음..

Introduction Xilinx Device의 Bank 내에 존재하는 All User I/O를 사용하지 않을 경우에 해당 Bank의 Vcco와 User I/O를 어떻게 하는 것이 좋은지에 대하여 설명하려고 합니다. Test를 위한 PC 사용환경은 다음과 같습니다. OS : Windows 10 pro ( version : 22H2 ) Vivado version : 2023.1 1. PCB Schematic Review CheckList 1. 아래 엑셀 파일은 Old 버전의 PCB Schematic Review CheckList 입니다. xtp427-us-plus-schematic-review-checklist_old.xls 위 파일은 VCCO of unused I/O banks에 대하여 다음과 같이 언..

Introduction 일반적으로 Verilog, SystemVerilog 혹은 VHDL로 설계한 RTL Source file을 공개하고 싶지 않을 경우 Synthesis까지 진행된 Netlist File(DCP)을 이용하고 있습니다. 이 부분에 있어 Xilinx는 Netlist File(DCP)과 별개로 "IEEE-1735-2014 Version 2 compliant encryption"과 같은 RTL level의 암호화(Encryption) 기능을 제공합니다. 여기서는 Xilinx의 "IEEE-1735-2014 Version 2 compliant encryption"에 대하여 알아보겠습니다. Test를 위한 PC 사용환경은 다음과 같습니다. OS : Windows 10 pro ( version : 2..

Introduction 모든 Versal ACAP Design 에서는 Processor System (PS)를 사용하지 않고 Hardware-Only System (PL)만 사용할 경우, Traditional Design Flow를 진행함에도 불구하고 반드시 CIPS (Control, Interfaces and Processing System) IP를 사용하여야 합니다. 여기서는 이러한 부분에 대하여 알아보겠습니다. Test를 위한 PC 사용환경은 다음과 같습니다. OS : Windows 10 pro ( version : 21H2 ) Vivado version : 2023.1 If CIPS IP isn't used 1. Vivado에서 Versal ACAP Design으로 간단한 2 input AND g..

Introduction Alveo Cards에서 검증된 QSFP Cables에 대하여 알아보겠습니다. Test를 위한 PC 사용환경은 다음과 같습니다. OS : Windows 10 pro ( version : 21H2 ) Vivado version : 2023.1 Supported QSFP modules 1. Alevo U50, U55C, U200, U250, U280에 호환되는 QSFP Cables은 다음과 같습니다. Transceiver (QSFP) Model Name Vendor Name Type Transport Media 1 QSFP-100G-CU3M 100GBASE-CR4 3m DAC FS Passive Copper (ADC) 2 QSFP-100G-AOC3M 100GBASE-SR4 3m AOC..

Introduction Vivado에서 Board part를 선택 시에, Alveo Cards가 보이지 않는 문제가 있습니다. 여기서는 Vivado 에서 Board part를 선택 시에 Alveo Cards가 보이게 하는 방법에 대하여 알아보겠습니다. Test를 위한 PC 사용환경은 다음과 같습니다. OS : Windows 10 pro ( version : 21H2 ) Vivado version : 2023.1 Can't find Alveo Cards 다음과 같이 Vivado version 2023.1에서 Board part를 선택 시에 Alveo Cards가 보이지 않습니다. (아래는 Animated-GIF 입니다.) Alveo Vivado Lounge 1. Alveo Vivado Lounge에서 Al..

Introduction Xilinx UltraScale+ Devices Integrated Block for PCI Express를 사용하면 Vender ID, Device ID, Revision ID, Subsystem Vender ID, Subsystem Device ID를 변경할 수 있는 Option이 제공됩니다. 다음 두 가지 방법으로 설명을 진행하겠습니다. UltraScale+ Integrrated Block (PCIE4) for PCI Express에서 진행하는 방법을 설명하겠습니다. DMA/Bridge Subsystem for PCI Exprress에서 진행하는 방법을 설명하겠습니다. 그리고 PCIe ID 부분에 대하여 설명하겠습니다. Test를 위한 PC 사용환경은 다음과 같습니다. OS ..

Introduction Intel 주도하에 만들어진 PCI Express (Peripheral Component Interconnect Express)는 PC의 main Board에 Graphic Card, Sound Card, TV Card 등의 각종 Expanded Card에 사용되기 위하여 만들어진 규격입니다. Xilinx FPGA를 사용하여 PCIe Interface를 구현하려면 PCIe + DMA로 구성된 DMA/Bridge Subsystem for PCI Express IP (무료)를 이용하여 설계하면 됩니다. 여기서는 DMA/Bridge Subsystem for PCI Express IP를 사용하여 PCIe End-Point의 구현방법에 대하여 알아보겠습니다. Test를 위한 PC 사용환경은..

Introduction Xilinx의 DMA for PCI Express (PCIe) Subsystem IP를 사용할 경우, 개발용 PC에 Xilinx DMA Driver를 설치하여야 합니다. 여기서는 Xilinx DMA Driver의 설치 파일과 설치 후에 사용하는 실행파일에 대하여 소개하겠습니다. Test를 위한 PC 사용환경은 다음과 같습니다. OS : Windows 10 pro ( version : 21H2 ) Vivado version : 2022.1 How to enable "Test Mode" on Windows 10 Windows 10 OS를 사용하는 PC에 Xilinx DMA Driver를 설치하려면 반드시 Windows 10 OS의 Test Mode를 enable로 변경하여야 합니다. ..