740280

Introduction Xilinx Device의 Bank 내에 존재하는 All User I/O를 사용하지 않을 경우에 해당 Bank의 Vcco와 User I/O를 어떻게 하는 것이 좋은지에 대하여 설명하려고 합니다. Test를 위한 PC 사용환경은 다음과 같습니다. OS : Windows 10 pro ( version : 22H2 ) Vivado version : 2023.1 1. PCB Schematic Review CheckList 1. 아래 엑셀 파일은 Old 버전의 PCB Schematic Review CheckList 입니다. xtp427-us-plus-schematic-review-checklist_old.xls 위 파일은 VCCO of unused I/O banks에 대하여 다음과 같이 언..

Introduction Xilinx UltraScale+ Devices Integrated Block for PCI Express를 사용하면 Vender ID, Device ID, Revision ID, Subsystem Vender ID, Subsystem Device ID를 변경할 수 있는 Option이 제공됩니다. 다음 두 가지 방법으로 설명을 진행하겠습니다. UltraScale+ Integrrated Block (PCIE4) for PCI Express에서 진행하는 방법을 설명하겠습니다. DMA/Bridge Subsystem for PCI Exprress에서 진행하는 방법을 설명하겠습니다. 그리고 PCIe ID 부분에 대하여 설명하겠습니다. Test를 위한 PC 사용환경은 다음과 같습니다. OS ..

Introduction Intel 주도하에 만들어진 PCI Express (Peripheral Component Interconnect Express)는 PC의 main Board에 Graphic Card, Sound Card, TV Card 등의 각종 Expanded Card에 사용되기 위하여 만들어진 규격입니다. Xilinx FPGA를 사용하여 PCIe Interface를 구현하려면 PCIe + DMA로 구성된 DMA/Bridge Subsystem for PCI Express IP (무료)를 이용하여 설계하면 됩니다. 여기서는 DMA/Bridge Subsystem for PCI Express IP를 사용하여 PCIe End-Point의 구현방법에 대하여 알아보겠습니다. Test를 위한 PC 사용환경은..

Introduction Xilinx에서 제공하는 DMA for PCI Express (PCIe) Subsystem IP를 사용하려면 개발 PC에 XDMA Windows Driver를 install 하여야 합니다. 하지만 MicroSoft로 부터 인증되지 않은 Driver이기 때문에 개발용 PC에 install이 불가능합니다. 개발용 PC에 install이 가능하도록 하려면 Windows 10의 Test Mode가 필요합니다. 이 블로그는 Windows 10 OS의 Test Mode를 enable 혹은 disable 하는 방법을 설명합니다. Test를 위한 PC 사용환경은 다음과 같습니다. OS : Windows 10 pro ( version : 20H2 ) Vivado version : 2020.2.2 ..

Introduction Block Design에서의 Add IP의 각 Symbol을 보면 아래의 그림과 같이... Input pins, Output pins에 대하여 각각의 Interface 별로 묶여있는 것을 확인할 수 있습니다. (아래 캡처화면의 Red-Box 부분을 보아주세요.) 여기서 User가 정의한 나만의 Bus Interface도 가능할까요? 라는 생각이 떠오르지 않나요? Vivado는 User가 정의한 Bus Interface (adder_input)를 Block design에서 아래와 같은 모습으로 묶을 수 있는 기능을 제공하고 있습니다. 다음은 이러한 기능을 사용하는 방법에 대하여 설명하겠습니다. Test를 위한 PC 사용환경은 다음과 같습니다. OS : Windows 10 pro ( ..

Introduction Vivado Tool에서 Simulation을 하려면 Verilog 혹은 VHDL로 Testbench file이 필요합니다. 하지만 아주 간단한 simulation을 위하여 Testbench file이 없어도 Simulation이 가능합니다. 이를 위하여 Vivado Tool은 add_force, remove_forces 등의 Tcl command를 제공합니다. 여기서는 Testbench file 없이 add_force, remove_forces 등의 Tcl command를 이용하여 Vivado에서 Simulation을 하는 방법을 설명하겠습니다. Test를 위한 PC 사용환경은 다음과 같습니다. OS : Windows 10 pro ( version : 21H2 ) Vivado v..

Introduction Vivado에서 Simulation을 끝내고 저장할 경우, 일반적으로 Signal names configuration 만이 저장되고 결과에 해당되는 waveform은 저장되지 않습니다. 경우에 따라 Vivado에서 Simulation을 하고 그 결과에 해당되는 waveform을 저장하여 나중에 분석을 할 필요가 있습니다. 여기서는 Vivado Simulation에서 waveform 파일을 저장하는 방법에 대하여 알아보겠습니다. Test를 위한 PC 사용환경은 다음과 같습니다. OS : Windows 10 pro ( version : 21H2 ) Vivado version : 2022.1.2 How to save simulation "waveform" result in Vivado ..

Introduction Vivado License는 일반적으로 PC의 Ethernet Mac Address 혹은 C: Drive의 Serial Number를 기반으로 하는 License를 생성하여 사용합니다. 여기서는 이러한 Vivado License 파일을 생성하고 설정하는 방법에 대하여 알아보겠습니다. Test를 위한 PC 사용환경은 다음과 같습니다. OS : Windows 10 pro ( version : 21H2 ) Vivado version : 2022.1 Where to get a Vivado License 1. 먼저 Xilinx SIte의 LOGIN 계정이 있어야 합니다. Xilinx Site에서 상단 오른 쪽에 있는 "Login | Register"를 클릭하여 LOGIN 계정을 만듭니다. ..

Introduction Vivado 2022.1을 Install하는 중에 다음과 같은 Warning message가 나타났습니다. 이 경우에 문제가 없는지 확인하는 과정에서 정리된 내용을 기술합니다. Test를 위한 PC 사용환경은 다음과 같습니다. OS : Windows 10 pro ( version : 21H2 ) Vivado version : 2022.1.2 Warning message occurred 1. Vivado 2022.1을 Install을 하면 거의 마지막 단계에서 다음과 같은 Message window가 나타납니다. 2. 그 내용을 보면 다음과 같습니다. Warning: Xilinx software was installed successfully, but an unexpected sta..

Introduction Xilinx FPGA Device를 설계하려면 설계 Tool로 Vivado ML Edition이라는 Software를 사용하여야 합니다. Vivado ML Edition은 다음과 같이 4 가지 종류가 있습니다. Vivado ML Standard Edition Vivado ML Enterprise Edition Vivado ML Enterprise Edition ( 30-days Evaluation ) Vivado Lab Edition 여기서는 4 가지 종류의 Vivado Tool 간의 차이점 및 가격에 대하여 알아보겠습니다. Vivado ML Edition 1. 아래의 표와 같이 Vivado ML Enterprise Edition만 유료이며 나머지는 무료 입니다. Vivado ML..