How to handle all VCCO and I/O pins in the unused bank

 

 

 Introduction

 

Xilinx Device의 Bank 내에 존재하는 All User I/O를 사용하지 않을 경우에 해당 Bank의 Vcco와 User I/O를 어떻게 하는 것이 좋은지에 대하여 설명하려고 합니다.

 

 

Test를 위한 PC 사용환경은 다음과 같습니다.

• OS : Windows 10 pro ( version : 22H2 )
• Vivado version : 2023.1

 

 

728x90

 

 

 

 1. PCB Schematic Review CheckList

 

1.

아래 엑셀 파일은 Old 버전의 PCB Schematic Review CheckList 입니다.

 

xtp427-us-plus-schematic-review-checklist_old.xls

 

위 파일은 VCCO of unused I/O banks에 대하여 다음과 같이 언급하고 있습니다.

 

For maximum ESD protection in an unused bank, all VCCO and I/O pins that bank should be connected together to the same potential, whether that be ground, a valid VCCO voltage, or a floating plane. If you plan on migration, connect the unbonded I/O banks to the appropriate VCCO supplies. Make sure the voltage limits are followed for the HD and HP I/O's.

 

 

2.

아래 엑셀 파일은 New 버전 (현재 일자: Oct 05, 2023 )의 PCB CheckList 입니다.

 

xtp427-us-plus-schematic-review-checklist_New.xls

 

위 파일은 VCCO of unused I/O banks에 대하여 다음과 같이 언급하고 있습니다.

 

For maximum ESD protection in an unused bank, all VCCO and I/O pins in that bank should be connected together to the same VCCO voltage, or a floating plane. If you plan on migration, connect the unbonded I/O banks to the appropriate VCCO supplies. Make sure the voltage limits are followed for the HD and HP I/O's.

 

 

3.

New 버전의 PCB Schematic Review CheckList와 Old 버전의 PCB Schematic Review CheckList가 VCCO of unused I/O banks에 대하여 서로 차이가 있음을 알 수 있습니다. 차이점은 GND에 대한 언급이 사라졌습니다.

 

 

4.

UltraScale Architecture PCB Design User Guide (UG583)의 페이지 00에서 다음과 같은 내용도 확인할 수 있습니다.

 

In some cases, one or more I/O/PSIO banks in an FPGA are not used (for example, when an FPGA has far more I/O pins than the design requires). In these cases, it might be desirable to leave the bank’s associated V CCO pins unconnected, as it can free up some PCB layout constraints (less voiding of power and ground planes from via antipads, less obstacles to signals entering and exiting the pinout array, more copper area available for other planelets in the otherwise used plane layer).

 

Leaving the V CCO pins of unused I/O/PSIO banks floating reduces the level of ESD protection on these pins and the I/O pins in the bank. For maximum ESD protection in an unused bank, all V CCO pins in that bank should be connected together to the same potential, whether that be a valid V CCO voltage, or a floating plane. I/O/PSIO pins are also recommended to be connected to the same potential as V CCO , or they can be left floating. If using SYSMON VAUX inputs to monitor voltages on the board, it is not recommended to ground V CCO pins of any I/O/PSIO banks because this can interfere with ADC accuracy. In this case, tie the V CCO of all unused I/O banks to an existing I/O/PSIO voltage plane that is applicable to the bank type of the unused bank.

 

 

 

반응형

 

 

 

 2. How to handle all VCCO and I/O pins

 

1.

아래의 링크 내용을 보면 "For maximum ESD protection in an unused bank, all VCCO and I/O pins should be connected to ground"라는 내용을 확인할 수 있습니다.

 

https://support.xilinx.com/s/article/11906?language=en_US

 

 

2.

여러 내용을 종합하여 보면 여기서 주의하여야 할 부분은 All Vcco of unused I/O banks를 빠짐없이 모두 동일한 GND에 연결하여야 합니다.

그리고 XADC를 사용하고 있다면 ADC accuracy를 위하여 Bank 내의 All user I/O을 사용하지 않더라도 Bank의 VCCO는 반드시 연결해 주어야 합니다.

 

If using SYSMON VAUX inputs to monitor voltages on the board, it is not recommended to ground VCCO pins of any I/O/PSIO banks because this can interfere with ADC accuracy. In this case, tie the VCCO of all unused I/O banks to an existing I/O/PSIO voltage plane that is applicable to the bank type of the unused bank.

 

개인적으로는 VCCO는 모두 연결하여 주고 Unused I/O는 GND로 연결할 것을 추천드립니다.

 

 

 

---

 

지금까지 Xilinx Device의 Bank 내에 존재하는 모든 User I/O를 사용하지 않을 경우에 해당 Bank의 VCCO와 User I/O를 어떻게 하는 것이 좋은지에 대하여 알아보았습니다.
여러분의 FPGA 설계에 조금이라도 도움이 되었으면 합니다.
오늘도 좋은 하루 되세요.

(공감, 구독, 댓글은 저에게 힘이 됩니다!)

 

 

 

---

Oct 05, 2023

Posted By: Mouessee

 

 

 

Xilinx 본사는 한국 내에 Corporate and Sales Distributor로 MAKUS를 두고 있습니다.
Xilinx 국내 Corporate and Sales Distributor인 MAKUS는 XIlinx FPGA Device를 기술영업을 통해 판매하며 기술지원이 가능합니다.
MAKUS www.makus.co.kr

 

 

 

---

관련 BLOG

------------------------------

------------------------------