Introduction
Number of logic cells과 Number of 6-input LUTs 사이에는 약간의 차이가 있습니다.
( One Logic Cell은 One 4-input LUT(Look Up Table)와 One Flip-Flop으로 정의됩니다. )
여기서는 7-series device와 UltraScale / UltraScale+ device에서의 "Ratio between the number of logic cells and 6-input LUTs"를 알아보겠습니다.
7-Series Deives
7-Series Devices의 SLICE에 대해 알아보겠습니다.
7-Series Devices의 SLICE는 SLICEL과 SLICEM이라는 2종류의 Slice가 있습니다. 차이점은 SLICM만이 Shift Registers, Distributed RAM으로 구현이 될 수 있습니다.
모든 SLICE는 F7, F8를 이용하여 최대 16:1 Multiplexer를 구현할 수 있습니다.
CLB Slice | 6-input LUTs |
Flip-Flops | Arithmetic and Carry Chains | Wide Multiplexers | Distributed RAM | Shift Registers |
SLICEL | 4 | 8 | 1 | F7, F8 | N/A | N/A |
SLICEM | 4 | 8 | 1 | F7, F8 | 256 bits | 128 bits |
1개의 6-input LUTs는 1.6개의 Logic cells이 됩니다.
(for 7 series devices, The ratio between the number of logic cells and 6-input LUTs is 1.6:1.)
UltraScale / UltraScale+ Devices
UltraScale / UltraScale+ Devices의 SLICE에 대해 알아보겠습니다.
UltraScale / UltraScale+ Devices의 SLICE는 SLICEL과 SLICEM이라는 2종류의 Slice가 있습니다. 차이점은 SLICM만이 Shift Registers, Distributed RAM으로 구현이 될 수 있습니다.
모든 SLICE는 F7, F8, F9를 이용하여 최대 32:1 Multiplexer를 구현할 수 있습니다.
CLB Slice | 6-input LUTs |
Flip-Flops | Arithmetic and Carry Chains | Wide Multiplexers | Distributed RAM | Shift Registers |
SLICEL | 8 | 16 | 1 | F7, F8, F9 | N/A | N/A |
SLICEM | 8 | 16 | 1 | F7, F8, F9 | 512 bits | 256 bits |
1개의 6-input LUTs는 2.18개의 Logic cells이 됩니다.
(for US / US+ devices, The ratio between the number of logic cells and 6-input LUTs is 2.18:1.)
7-Series devices와 Ratio Value가 차이가 있는 이유는 UltraScale / UltraScale+ devices는 other functionalies가 있기 때문입니다.
지금까지 "Ratio between the number of logic cells and 6-input LUTs"에 대하여 알아보았습니다.
여러분의 FPGA 설계에 조금이라도 도움이 되었으면 합니다.
오늘도 좋은 하루 되세요.
(공감, 구독, 댓글은 저에게 힘이 됩니다!)
Create Date: February 23, 2021
Posted By: Mouessee
Xilinx 본사는 한국 내에 Corporate and Sales Distributor로 MAKUS를 두고 있습니다.
Xilinx 국내 Corporate and Sales Distributor인 MAKUS는 XIlinx FPGA Device를 기술영업을 통해 판매하며 기술지원이 가능합니다.
MAKUS www.makus.co.kr
관련 BLOG
------------------------------
------------------------------
Vivado ML Edition의 종류와 서로 간의 차이점 및 가격
Configuration Memory Devices List for Xilinx
How to create a custom csv file for MIG IP
How to create Xilinx MIG IP for Custom Part
'Xilinx > Device' 카테고리의 다른 글
각 전원 Pin들이 공급하는 FPGA Resource는? (0) | 2023.02.21 |
---|---|
Recommended Power on/off sequence (1) | 2022.10.05 |
Xilinx Devices - 3D ICs Based on SSI Technology (0) | 2022.08.17 |
Power Guide for Xilinx FPGAs (0) | 2022.08.06 |
Discontinuation notice for Xilinx Platform Flash PROMs (0) | 2022.08.06 |