740280

Introduction Versal AI Core Series VCK190 Evaluation Kit의 경우 2가지 방법의 JTAG programming을 제공하고 있습니다. 첫번째는 "TDI FT4232" chip을 사용한 USB-to-JTAG (USB C-Type)으로 JTAG programming을 하는 방법과 두번째는 JTAG Dwonload Cable (2 mm 2X7 Header)을 이용하여 JTAG programming을 하는 방법이 있습니다. Test를 위한 PC 사용환경은 다음과 같습니다. OS : Windows 10 pro ( version : 22H2 ) Vivado version : 2021.2.1 USB to JTAG programming 방법 1. Mode Switch SW1을 ..

Introduction "JTAG to AXI Master" IP를 이용하여 XADC를 monitoring하는 방법에 대하여 설명하겠습니다. (여기서는 간단하게 XADC를 이용하여 FPGA Device의 온도(Temperature)를 monitoring 하겠습니다.) Test를 위한 PC 사용환경은 다음과 같습니다. OS : Windows 10 Pro ( version : 20H2 ) Vivado version : 2020.2.2 Target Board : Artix-7 50T Evaluation Board Working Directory : C:/My-Study/XADC_test Example Design : XADC_test.zip How to monitor XADC with "JTAG to AXI ..

Introduction 앞서 BLOG에서 JTAG to AXI Master (PG174 - February 4, 2021) 라는 IP를 사용하면, Vivado Hardware Debug Manager의 TCL console을 통하여 JTAG을 지나서, FPGA 내부에 Design된 JTAG-to-AXI Master IP를 지나서, AXI Interconect( or Smart Connect)를 지나서 연결되어 있는 Peripherals( BRAM, GPIO, etc... )에 Write/Read를 할 수 있음을 확인하였습니다. 여기서는 AXI BRAM Controller IP와 Block Memory Generator IP 사이의 Address, data 간의 관계를 살펴 보겠습니다. Table of C..

Introduction JTAG to AXI Master (PG174 - October 5, 2016) 라는 IP를 사용하면, Vivado Hardware Debug Manager의 TCL console을 통하여 JTAG을 지나서, FPGA 내부 Design된 JTAG-to-AXI Master IP를 지나서, AXI Interconect( or Smart Connect)를 지나 연결되어 있는 Peripherals( BRAM, GPIO, etc... )에 Write/Read를 할 수 있습니다. TCL console을 통하여 TCL command를 사용하기 때문에 어느 정도의 TCL language를 알고 있으면 좋습니다. 하지만 TCL language를 잘 모르더라도 여기에서 앞으로 설명하는 TCL com..