740280

Introduction Zynq UltraScale+ MPSoC의 경우, PS (ARM processor)에서 사용할 수 있는 GTR Transceivers가 있습니다. 그리고, PS에 있는 PCIe, SATA, USB 3.0, DisplayPort, Ethernet Controller는 GTR Transceivers를 사용합니다. 하지만, PCIe, SATA, USB 3.0, DisplayPort, Ethernet Controller를 모두 사용하기에는 GTR Transceivers의 lane은 4개만 존재합니다. 따라서 각 Interface에 대하여 선택적인 설정을 한후에 사용하여야 하며 이를 위하여 interconnect matrix (ICM)를 알아야 합니다. Test를 위한 PC 사용환경은 다음..

Introduction Intel 주도하에 만들어진 PCI Express (Peripheral Component Interconnect Express)는 PC의 main Board에 Graphic Card, Sound Card, TV Card 등의 각종 Expanded Card에 사용되기 위하여 만들어진 규격입니다. Xilinx FPGA를 사용하여 PCIe Interface를 구현하려면 PCIe + DMA로 구성된 DMA/Bridge Subsystem for PCI Express IP (무료)를 이용하여 설계하면 됩니다. 여기서는 DMA/Bridge Subsystem for PCI Express IP를 사용하여 PCIe End-Point의 구현방법에 대하여 알아보겠습니다. Test를 위한 PC 사용환경은..

Introduction Xilinx의 DMA for PCI Express (PCIe) Subsystem IP를 사용할 경우, 개발용 PC에 Xilinx DMA Driver를 설치하여야 합니다. 여기서는 Xilinx DMA Driver의 설치 파일과 설치 후에 사용하는 실행파일에 대하여 소개하겠습니다. Test를 위한 PC 사용환경은 다음과 같습니다. OS : Windows 10 pro ( version : 21H2 ) Vivado version : 2022.1 How to enable "Test Mode" on Windows 10 Windows 10 OS를 사용하는 PC에 Xilinx DMA Driver를 설치하려면 반드시 Windows 10 OS의 Test Mode를 enable로 변경하여야 합니다. ..

Introduction Xilinx에서 제공하는 DMA for PCI Express (PCIe) Subsystem IP를 사용하려면 개발 PC에 XDMA Windows Driver를 install 하여야 합니다. 하지만 MicroSoft로 부터 인증되지 않은 Driver이기 때문에 개발용 PC에 install이 불가능합니다. 개발용 PC에 install이 가능하도록 하려면 Windows 10의 Test Mode가 필요합니다. 이 블로그는 Windows 10 OS의 Test Mode를 enable 혹은 disable 하는 방법을 설명합니다. Test를 위한 PC 사용환경은 다음과 같습니다. OS : Windows 10 pro ( version : 20H2 ) Vivado version : 2020.2.2 ..

Introduction Xilinx Device에는 Integrated Block for PCI Express가 있어 PCIe 관련 application에 사용됩니다. 하나의 Integrated Block for PCI Express 사용할 경우, 1 lane 구현을 위하여 1 개의 GT( Gigabit Tranceiver )를 사용합니다. 4 lane 구현을 위하여 4 개의 GT( Gigabit Tranceiver )를 사용합니다. 8 lane 구현을 위하여 8 개의 GT( Gigabit Tranceiver )를 사용합니다. 16 lane 구현을 위하여 16 개의 GT( Gigabit Tranceiver )를 사용합니다. 각 Xilinx Device의 Family 별로, 그리고 Package 별로 GT..