Introduction
DDR3/4 memory interface를 위하여 사용하는 Xilinx MIG (Memory Interface Generator) IP에는 총 3 종류의 Clock이 있습니다. 지금부터 Xilinx MIG IP에 있는 3 종류의 Clock frequency와 DQ data-rate의 관계를 알아보겠습니다.
PC의 사용환경은 다음과 같습니다.
- OS : Windows 10 pro ( version : 20H2 )
- Vivado version : 2020.2
- Target Device : Xilinx UltraScale, Xilinx UltraScale+
- MIG (Memory Interface Generator) IP version : v2.2
MIG IP에서 사용되는 3 종류의 Clock
1.
Vivado 2020.2에서 Xilinx IP catalog를 double click 합니다.
2.
아래와 같이 "IP Catalog" window을 확인할 수 있습니다. Search 란에 "mig"라고 기입합니다. 그리고 DDR4 SDRAM(MIG)를 double click 합니다.
3.
아래와 같이,
(1번) DDR4 SDRAM (MIG) (2.2) IP 설정 window를 확인할 수 있습니다.
(2번) 그리고 Basic 탭에서
(3번) Memory Device Interface Speed (ps)를 833 ps라고 기입합니다. (Period가 833 ps이면 Frequency로 1200MHz가 됩니다. 이를 기준으로 DDR4 memory의 DQ data-rate은 2400Mbps가 됩니다.)
(4번) Reference Input Clock Speed (ps)는 FPGA의 External clock input Frequency이며, 풀-다운 메뉴 중에서 Board에 사용되는 오실레이터 클럭의 주파수에 해당되는 값 (풀-다운 메뉴에서 원하는 clock을 선택할 수 있습니다.)으로 설정하면 됩니다. (여기서는 200Mhz로 설정합니다.)
4.
MIG IP는 아래의 그림과 같이 "c0_sys_clk_p/n"과 "c0_ddr4_ui_clk"이 있습니다.
앞에서 설정한 값을 기준으로 "c0_sys_clk_p/n"은 Reference Input Clock Speed (ps)에 해당되며, 200 MHz가 됩니다.
그리고 Memory Device Interface Speed (ps) = 833 ps (Period) = 1200 MHz 이므로 "c0_ddr4_ui_clk"은 1/4 에 해당되는 300 MHz (1200/4 = 300)가 됩니다.
( app_* 관련 signal들은 모두 "c0_ddr4_ui_clk"에 동기됩니다.)
5.
마지막으로 External DDR4 memory와 Directly Connection되는 Signals 중에서 "c0_ddr4_ck_c/t"라는 Clock이 있습니다.
"c0_ddr4_ck_c/t"은 MIG IP의 output clock으로 External DDR4 Memory의 Input pin과 연결됩니다.
앞에서 설정한 값을 기준으로 "c0_ddr4_ck_c/t"은 1200 MHz (833 ps) 입니다.
지금까지 Xilinx MIG IP에 있는 3 종류의 Clock frequency와 DQ data-rate의 관계에 대하여 알아보았습니다.
여러분의 FPGA 설계에 조금이라도 도움이 되었으면 합니다.
오늘도 좋은 하루 되세요.
(공감, 구독, 댓글은 저에게 힘이 됩니다!)
Create Date: December 28, 2020
Posted By: Mouessee
Xilinx 본사는 한국 내에 Corporate and Sales Distributor로 MAKUS를 두고 있습니다.
Xilinx 국내 Corporate and Sales Distributor인 MAKUS는 XIlinx FPGA Device를 기술영업을 통해 판매하며 기술지원이 가능합니다.
MAKUS www.makus.co.kr
관련 BLOG
------------------------------
------------------------------
Design Guide for MIG IP (1/3)
Introduction Xilinx MIG (Memory Interface Generator) IP를 생성할 경우 User Logic과 연결되는 Interface는 두 가지가 있습니다. Standard User Interface AXI4 Interface 여기서는 Standard User Intrface..
740280.tistory.com
Pin Mapping Guide for DDR3/4 RDIMMs/LRDIMMs
Pin Mapping Guide for DDR3/4 RDIMMs/LRDIMMs
Introduction Xilinx에 MIG ( Memory Interface Generator ) IP를 사용함에 있어 Xilinx Device의 Pin과 DDR3/4 memory의 Pin 사이의 Pin maapping은 중요합니다. 일반적인 DDR3/4 Component memory의 경우는..
740280.tistory.com
MIG IP의 Supported DDR4 Memory Parts List
MIG IP의 Supported DDR4 Memory Parts List
Introduction MIG (Memory Interface Generator) IP에서 Support하는 DDR4 Memory Parts List를 아래와 같이 GUI 상에서 확인할 수 있습니다. 이러한 DDR4 Memory Parts List를 파일로 확인할 수 있는지..
740280.tistory.com
How to create Xilinx MIG IP for Custom Part
How to create Xilinx MIG IP for Custom Part
Introduction Xilinx 7-Series device를 사용할 경우, MIG IP를 생성할 때 선택할 수 있는 DDR2/DDR3 SDRAM Part는 모두 Micron DDR2/DDR3 SDRAM device입니다. Samsung 혹은 SK Hynix의 DDR2/DDR3 SDRAM device..
740280.tistory.com
How to create a custom csv file for MIG IP
How to create a custom csv file for MIG IP
Introduction 일반적으로 MIG IP를 사용하여 DDR4 SDRAM memory와의 Interface를 구현합니다. 하지만 MIG IP의 DDR4 SDRAM parts list에서 내가 선택한 DDR4 SDRAM part가 보이지 않는 경우가 있습니다. 내..
740280.tistory.com
'Xilinx > IPs' 카테고리의 다른 글
| How to create a custom csv file for MIG IP (5) | 2022.06.23 |
|---|---|
| How to create Xilinx MIG IP for Custom Part (0) | 2022.06.23 |
| DisplayPort에 대한 Xilinx Solution (0) | 2022.05.16 |
| Design Guide for MIG IP (3/3) (1) | 2022.05.16 |
| Design Guide for MIG IP (2/3) (0) | 2022.05.16 |