Little / Big Endian과 MSB-First, LSB-First의 의미

 

 

 

 Introduction

 

여기서는 Little Endian과 Big Edian의 차이점이 무었인지 그리고 MSB-First와 LSB-First의 의미에 대하여 알아보겠습니다.

 

Test를 위한 PC 사용환경은 다음과 같습니다.

• OS : Windows 10 pro ( version : 21H2 )
• Vivado version : 2022.1

 

 

 

 Litte / Big Endian

 

예를 들면, 32 bit의 Data width를 가지는 Data를 처리할 경우에,

Data 순서를 31번지부터 0번지까지를 두고 처리할지,

Data 순서를 0번지에서 31번지까지의 Data를 두고 처리할지와 같이

번지의 순서에 따라 Little Endian인지 Big Endian인지 결정됩니다.

 

아래의 캡처화면( XAPP1283 문서의 Figure 12 )을 보면 쉽게 이해될 것 입니다.

 

Endian Selection

 

 

 

728x90

반응형

 

 

 

 MSB-First / LSB-First

 

 

1.

MSB (Most Significant Bit)는 최상위 비트를 의미합니다.

예를 들면 아래와 같은 8 Bits Data가 있으면 7번지가 MSB가 됩니다.

 

MSB

 

 

2.

LSB (Least Significant Bit)는 최하위 비트를 의미합니다.

예를 들면 아래와 같은 8 Bits Data가 있으면 0번지가 LSB가 됩니다.

 

LSB

 

 

3.

VHDL로 다음과 같이 기술하였다면,

 

signal temp : std_logic_vector( 31 downto 0 );

 

MSB-First가 됩니다.

 

 

4.

VHDL로 다음과 같이 기술하였다면,

 

signal temp : std_logic_vector( 0 downto 31 );

 

LSB-First가 됩니다.

 

 

 

---

 

지금까지 Little Endian과 Big Edian의 차이점이 무었인지 그리고 MSB-First와 LSB-First의 의미에 대하여 알아보았습니다.
여러분의 FPGA 설계에 조금이라도 도움이 되었으면 합니다.
오늘도 좋은 하루 되세요.

(공감, 구독, 댓글은 저에게 힘이 됩니다!)

 

 

 

---

September 08, 2022

Posted By: Mouessee

 

 

 

Xilinx 본사는 한국 내에 Corporate and Sales Distributor로 MAKUS를 두고 있습니다.
Xilinx 국내 Corporate and Sales Distributor인 MAKUS는 XIlinx FPGA Device를 기술영업을 통해 판매하며 기술지원이 가능합니다.
MAKUS www.makus.co.kr

 

 

 

---

관련 BLOG

------------------------------

------------------------------

 

How to monitor XADC with "JTAG to AXI Master" IP

How to monitor XADC with "JTAG to AXI Master" IP

 

To Add HDL to the Block Design

To Add HDL to the Block Design

 

How to get the Net delay on Vivado

How to get the Net delay on Vivado