Ratio between the number of logic cells and 6-input LUTs
Introduction
Number of logic cells과 Number of 6-input LUTs 사이에는 약간의 차이가 있습니다.
( One Logic Cell은 One 4-input LUT(Look Up Table)와 One Flip-Flop으로 정의됩니다. )
여기서는 7-series device와 UltraScale / UltraScale+ device에서의 "Ratio between the number of logic cells and 6-input LUTs"를 알아보겠습니다.
7-Series Deives
7-Series Devices의 SLICE에 대해 알아보겠습니다.
7-Series Devices의 SLICE는 SLICEL과 SLICEM이라는 2종류의 Slice가 있습니다. 차이점은 SLICM만이 Shift Registers, Distributed RAM으로 구현이 될 수 있습니다.
모든 SLICE는 F7, F8를 이용하여 최대 16:1 Multiplexer를 구현할 수 있습니다.
| CLB Slice | 6-input LUTs |
Flip-Flops | Arithmetic and Carry Chains | Wide Multiplexers | Distributed RAM | Shift Registers |
| SLICEL | 4 | 8 | 1 | F7, F8 | N/A | N/A |
| SLICEM | 4 | 8 | 1 | F7, F8 | 256 bits | 128 bits |
1개의 6-input LUTs는 1.6개의 Logic cells이 됩니다.
(for 7 series devices, The ratio between the number of logic cells and 6-input LUTs is 1.6:1.)
UltraScale / UltraScale+ Devices
UltraScale / UltraScale+ Devices의 SLICE에 대해 알아보겠습니다.
UltraScale / UltraScale+ Devices의 SLICE는 SLICEL과 SLICEM이라는 2종류의 Slice가 있습니다. 차이점은 SLICM만이 Shift Registers, Distributed RAM으로 구현이 될 수 있습니다.
모든 SLICE는 F7, F8, F9를 이용하여 최대 32:1 Multiplexer를 구현할 수 있습니다.
| CLB Slice | 6-input LUTs |
Flip-Flops | Arithmetic and Carry Chains | Wide Multiplexers | Distributed RAM | Shift Registers |
| SLICEL | 8 | 16 | 1 | F7, F8, F9 | N/A | N/A |
| SLICEM | 8 | 16 | 1 | F7, F8, F9 | 512 bits | 256 bits |
1개의 6-input LUTs는 2.18개의 Logic cells이 됩니다.
(for US / US+ devices, The ratio between the number of logic cells and 6-input LUTs is 2.18:1.)
7-Series devices와 Ratio Value가 차이가 있는 이유는 UltraScale / UltraScale+ devices는 other functionalies가 있기 때문입니다.
지금까지 "Ratio between the number of logic cells and 6-input LUTs"에 대하여 알아보았습니다.
여러분의 FPGA 설계에 조금이라도 도움이 되었으면 합니다.
오늘도 좋은 하루 되세요.
(공감, 구독, 댓글은 저에게 힘이 됩니다!)
Create Date: February 23, 2021
Posted By: Mouessee
Xilinx 본사는 한국 내에 Corporate and Sales Distributor로 MAKUS를 두고 있습니다.
Xilinx 국내 Corporate and Sales Distributor인 MAKUS는 XIlinx FPGA Device를 기술영업을 통해 판매하며 기술지원이 가능합니다.
MAKUS www.makus.co.kr
관련 BLOG
------------------------------
------------------------------
Vivado ML Edition의 종류와 서로 간의 차이점 및 가격
Vivado ML Edition의 종류와 서로 간의 차이점 및 가격
Introduction Xilinx FPGA Device를 설계하려면 설계 Tool로 Vivado ML Edition이라는 Software를 사용하여야 합니다. Vivado ML Edition은 다음과 같이 4 가지 종류가 있습니다. Vivado ML Standard Edition V..
740280.tistory.com
Configuration Memory Devices List for Xilinx
Configuration Memory Devices List for Xilinx
Introduction Xilinx Devices는 SRAM base (volatile memory)로 되어 있기 때문에 Power-Off 시 저장된 모든 것이 사라집니다. 그런 이유로 외부에 Power-Off 시에도 문제가 없는 Configuration Memory (non-vo..
740280.tistory.com
Design Guide for MIG IP (1/3)
Introduction Xilinx MIG (Memory Interface Generator) IP를 생성할 경우 User Logic과 연결되는 Interface는 두 가지가 있습니다. Standard User Interface AXI4 Interface 여기서는 Standard User Intrface..
740280.tistory.com
How to create a custom csv file for MIG IP
How to create a custom csv file for MIG IP
Introduction 일반적으로 MIG IP를 사용하여 DDR4 SDRAM memory와의 Interface를 구현합니다. 하지만 MIG IP의 DDR4 SDRAM parts list에서 내가 선택한 DDR4 SDRAM part가 보이지 않는 경우가 있습니다. 내..
740280.tistory.com
How to create Xilinx MIG IP for Custom Part
How to create Xilinx MIG IP for Custom Part
Introduction Xilinx 7-Series device를 사용할 경우, MIG IP를 생성할 때 선택할 수 있는 DDR2/DDR3 SDRAM Part는 모두 Micron DDR2/DDR3 SDRAM device입니다. Samsung 혹은 SK Hynix의 DDR2/DDR3 SDRAM device..
740280.tistory.com